Page 379 - 완) I MDP 프로젝트 작품 보고서(전체과 1학년)1.6

28: {lcd_rs, lcd_data} = {1'b1, "L"};
29: {lcd_rs, lcd_data} = {1'b1, "V"};
30: {lcd_rs, lcd_data} = {1'b1, "."};
31: {lcd_rs, lcd_data} = {1'b1, lp+"0"};
32: {lcd_rs, lcd_data} = {1'b1, " "};
33: {lcd_rs, lcd_data} = {1'b1, " "};
default : {lcd_rs,lcd_data}={1'b0,8'b0};
endcase
end
delay_5ms :
begin
lcd_rs=1'b0;
lcd_data=8'b0;
end
default :
begin
lcd_rs=1'b0;
lcd_data=8'b0;
end
endcase

endmodule

//////////////////////////////////////////////////////////////////////////////
//모듈 선언부
module clock(input clk, reset, dipsw,
input [2:0]sw,
output reg [4:0]hour, thour, // 시간
output reg [5:0]min, tmin, tsec, // 분 및 초
output reg [1:0]select,
output reg timer_flag, // 자릿수 신호 와 타이머 스타트 스탑 플래그 신호
output reg enable); // 스피커 인에이블 신호

reg div_clk;
//시간변수
reg [5:0]sec;
wire sel_buff, up_buff, ss_buff;
//카운트 변수
reg [31:0]cnt_1s;
integer div_cnt;

- 372 -