Page 39 - 완) I MDP 프로젝트 작품 보고서(전체과 1학년)1.6

는 같은 이름의 USART 데이터 레지스터를 공유한다. UDRn 레지스터는 동일한 I/O 번지를 갖

지만, 내부적으로는 서로 분리되어 있다. UDRn 레지스터에 데이터를 쓰면 송신 데이터 버퍼
TXBn에 값이 써지고, UDRn 레지스터를 읽으면 데이터 버퍼 RXBn에 들어 있는 내용이 읽혀
진다. 데이터를 수신할 경우에 UDRn 레지스터의 데이터를 읽으면 되고, 송신할 경우에는
UDRn 레지스터에 데이터를 쓰면 시리얼포트 단자로 데이터가 출력된다.

2) UCSRnA(USARTn Control and Status Register A) n=0,1

UCSRnA(n=0,1) (USARTn Control and Status Register A)

3) UCSRnB(USARTn Control and Status Register B) n=0,1

USCRnB(n=0,1) (USARTn Control and Status Register B)

4) USCRnC(USARTn Control and Status Register C) n=0,1

USCRnC(n=0,1) (USARTn Control and Status Register C)

․Bit 6이 ‘0’이면 비동기 모드, ‘1’이면 동기 모드로 설정된다.
․Bit 5, Bit 4

- 32 -