Page 411 - 3-2

￭ FLEX 10K configuration schemes
- active 모드: EPC 가 DCLK 클럭을 FLEX 10K 에 공급, serial data 연결
- passive 모드: cpu 가 configuration 신호 제어
동기 또는 비동기로 직렬 또는 병렬 data 연결

* Altera Cyclone IV E Chip 의 작동 조건

* Altera Cyclone IV E Chip 의 구조

- CLB(Configuration Logic Block),IOB(Input Output Block) 형식으로 비교적 간단한 구조
- PLD 여러 개로 나열된 형태의 구조
- 룩업 테이블과 플립플롭으로 구성
- 개의 입력과 클럭 입력4 , 1 개의 출력을 가지는 논리 블럭

2.1 Altera FLEX 10K 계열

Altera 에서 제공되는 FPGA 계열은 크게, SRAM 방식의 FLEX(Flexible Logic Element MatriX) 10K,

- 411 -