Page 415 - 3-2

닙니다.

라 안정성)
소프트웨어 툴이 프로그래밍 환경을 제공하는 반면 FPGA 회로는 프로그램이 매우 “ 견고하게”
실행된 형태입니다 프로세서 기반의 시스템은 여러 프로세스간 태스크 스케쥴링 및 리소스 공유.
를 위해 여러 계층의 추상화를 포함합니다 드라이버 계층은 하드웨어 리소스를 컨트롤하며 운영.
시스템은 메모리 및 프로세서 대역폭을 관리합니다 어떠한 프로세서 코어든지 하나의 지침이 한.
번에 실행되며 프로세서 기반 시스템은 시간 결정적 태스크의 위험 상태에서 서로를 선점합니다, .
운영 시스템을 사용하지 않는 FPGA 는 병렬 실행 및 모든 태스크에 전용인 결정성 있는 하드웨
어로 안정성 문제를 최소로 줄여줍니다.

마 장기 유지 관리)
앞서 설명했듯이 FPGA 칩은 현장에서 업그레이드가 가능하며 ASIC 재설계와 관련된 시간 및
비용이 필요하지 않습니다 예를 들어 디지털 통신 프로토콜은 시간에 따라 변경할 수 있는 스펙. ,
을 갖고 있으며, ASIC 기반의 인터페이스는 유지 보수 및 향후 호환성 문제가 있을 수 있습니다.
반면 재구성 가능한 FPGA 칩은 향후에 필요하다면 변경 가능합니다 제품 또는 시스템이 노후화.
되면 하드웨어를 재설계하거나 보드 레이아웃을 변경할 필요 없이 기능적으로 개선시킬 수 있습
니다.

5) FPGA 메모리 설계
Altera 10K FPGA 를 사용하여 메모리 함수를 구현하는 것에 대하여 알아보기로 한다. 10K 계
열에는 집중적인 메모리를 구현하기 위한 EAB 블록을 제공하고 있고 Quartus 툴에서 제공하는
라이브러리 함수를 사용하면 다양한 메모리 함수를 설계할 수 있다.

가) RAM 설계
(1) Dedicated RAM 구성
- EAB (Embedded Array Block) 를 사용한 메모리 회로 설계
- 지연 시간 일정
- MAX+Plus II 툴 지원
(2) 1 EAB 구조
- 2,048 x1, 1,024x2, 512x4, 256x8 배열
- 최대 11 비트 주소
- WE 신호: CLK 에 동기 또는 비동기
- EAB 출력: registered/combinational
(3) Synchronous RAM
- Registered Data, Address
- WE 신호는 EAB 내에서 생성: no glitch
- write pulse 회로: setup, hold time 을 만족하는 WE 생성
(4) Asynchronous RAM
- WE 신호에 의한 메모리 동작 제어
- WE 는 data 와 address 의 setup, hold time 을 만족하도록 조정요
- WE=1 인 경우, address 변화 불가
(5) Emulating ROMs
- EAB 의 메모리 data 를 configuration 시 지정
- ROM 내용 파일 포함: Haxadecimal (.hex),

- 415 -