Page 964 - 3-2

있다 대부분의. FPGA 는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함 에 간단한)
플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.
프로그램이 가능한 내부선 계층구조는 FPGA 의 논리블
록을 시스템 설계자가 요구하는 대로 단일 칩 프로그래밍
가능 빵판처럼 내부연결을 할 수 있다 이 논리블록과 내.
부선은 제조공정 이후에 소비자 설계자가 프로그램할 수/
있으므로 요구되는 어떠한 논리기능도 수행할 수 있다.
( 그러한 이유로 현장 프로그래머블" ") FPGA 는 일반적으로
주문형 반도체(ASIC) 대용품보다 느리고 복잡한 설계에,
적용할 수 없으며 소비전력이 크다 그러나 개발시간이, .
짧고 오류를 현장에서 재수정할 수 있고 초기 개발비가, ,
저렴하다는 장점이 있다 제조사는 설계 이후에 수정할.
수 없도록 할당된 덜 유연한 FPGA 버전으로 싸게 팔 수
있다 이런 설계개발은 일반적인. FPGA 에서 만들었고 좀
더 ASIC 와 비슷한 고정된 버전으로 변경되었다. CPLD 는
비슷한 역할을 할 수 있는 소자이다.

2) 구조
일반적인 기본 구조는 컨피규러블 논리 블록 (configurable logic blocks) 어레이와 라우팅 채널로 구
성된다 다중. I/O 패드는 한행의 높이나 한열의 너비에 적합할지도 모른다 일반적으로 모든 라우팅 채.
널은 동일한 전선수 폭을 가지고 있다 응용회로는 적합한 자원을 가지는( ) . FPGA 를 반드시 매핑해야한
다 일반적인. FPGA 의 논리 블록은 4 개의 입력 룩업 테이블 (lookup table) 과 플립플롭으로 구성된다.

레지스터나 언레지스터 룩업 테이블이 가능한 하나의 출력만 있다 논리 블록에는 룩업 테이블을 위.
한 4 개의 입력과 클럭 입력이 있다 클럭 신호 와 높은 팬 아웃 신호 는 일반적으로 특별용도 전용 라. ( )
우팅망을 통하여 연결되고 다른 신호는 분리하여 관리하기 때문이다 각 입력은 출력핀이 바로 연결된.
채널과 논리 블록을 통한 채널으로된 라우팅 전선을 연결할 수 있는 동안에 논리 블록의 한면으로 접
근할 수 있다 각 논리 블록 출력핀은 이렇게 이웃한 채널에서 분할된 전선 중 하나를 연결할 수 있다. .
비슷하게 I/O 패드도 이렇게 이웃한 채널에서 분할된 전선중 하나를 연결할 수 있다 예시로 칩의 맨위.
에 있는 I/O 패드는 바로 밑의 수평 채널에 있는 W 전선 (W 는 채널 폭임 의 어떤것과 연결할 수 있)
다 일반적으로. FPGA 의 라우팅은 분할되지 않는다 각 전선의 분할은 스위치 상자로 차단되기 이전에.
하나의 논리 블록과 연결되어 있다 스위치 상자 내부의 프로그래머블 스위치를 켜서 긴 라인을 구성할.
수 있다 고속의 내부선을 위해서. FPGA 의 구조는 다중의 논리 블록과 연결된 긴 라우팅 라인을 사용
한다 어떤 수평 채널이나 수직 채널도 스위치 상자를 교차한다 이 구조에서 전선이 스위치 상자로 들. .
어갈 때 인접한 채널 분할에서 3 개의 다른 전선을 연결할 수 있는 3 개의 프로그래머블 스위치가 있다.
이 구조에서 사용되는 스위치의 패턴이나 위상은 평면이나 도메이기반의 스위치 상자 위상이다 스위치.
상자 위상에서 트랙 숫자 1 의 전선은 인접한 채널 분할에 있는 트랙 숫자 1 의 전선에만 연결되고 트,
랙 숫자 2 의 전선은 트랙 숫자 2 의 다른전선에만 연결되며 이렇게 반복 연결된다.

3) 응용

- 964 -