Page 129 - 3-3

U2Xn(Double the USART Transmisson Speed) 비트는 비동기모드에서만 사용가능 한 것
으로서 클록의 n 분주비를 16 에서 8 로 1/2 만큼 낮추어 전송 속도를 2 배 높이는 기능을 한다.

아) BIT 0: MPCMn(USART Multi-Processor Communication Mode)
비트는 USARTn 을 멀티프로세서 통신 모드로 설정하고 멀티프로세서통신 어드레스정보를
포함 하지 않는 모든 수신 데이터는 수신부에 의하여 무시 된다.

3) USRnB(USARTn Control & Status Register B)
가) BIT 7: RXCIEn(RX Complete Interrupt enable)
EXCIEn(USARTn RX Complete Interrupt Enable) 비트는 수신완료 인터럽트를 개별적으
로 enable 하고 "1" 로 설정하고 SREG 레지스터의 비트가"1" 이고 UCSRnA 레지스터의 RXCn
비트가"1" 로 설정되어 있으면 수신 완료 인터럽트가 발생한다.

나) BIT 6: TXCIEn(TX Complete Interrupt Enable)
TXCIEn(USARTn TX Complete Interrupt Enable) 비트는 수신완료 인터럽트를 개별적으
로 enable(1) 로 설정하고 SREG 레지스터의 비트가 "1" 이고 UCSRnA 와 UCSRnA 레지트터의
TXCn 비트가"1" 로 설정 되어 있으면 송신 완료 인터럽트가 발생한다.

다) BIT 5: UDRIEn(USARTn Data Register Empty Interrupt Enable) 비트
USARTn Data Register Empty 인터럽트를 개별적으로 enable 하는 비트로 "1" 로 설정하
고 SREG 레지스터의 비트가 "1" 이고 UCSRnA 레지스터의 UDREn 비트가 "1" 로 되면
USARTn Data Register Empty 인터럽트가발생된다.

라) BIT 4: RXENn(Receiver Enable)
RXEN(Receiver Enable) 비트는USARTn 모듈의 수신부가 동작하도록 enable 하는것 으로
RXDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 수신단자로 동작 하도록 설정한다.

마) BIT 3: TXENn(Transmitter Enable)
TXENn(Transmitter Enable) 비트는 USARTn 모듈의 송신부가 동작하도록 enable 하는
것으로 TXDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 송신단자로 동작하도록 설정한다.

바) BIT 2: UCSZn2(Character Size)
UCSZn2(USARTn Character Size) 비트는 UCSRnC 레지스터의 UCSZn1~0 비트와 함께 전
송 문자의 데이터비트수를설정하는데사용된다.

사) BIT 1: RXB8n(Transmit data Bit 8)
RXB8n(Receive Data Bit 8) 은 수신 문자가 9 비트로 설정 된 경우에 수신된 문자의 9 번째
비트(MSB) 를 저장한다.

아) BIT 0: TXB8n(Transmit data BIt 8)
송신문자가 8 비트로 설정 된 경우에 송신된 문자의 번째 비트9 (MSB) 를 저장한다.

4) USRnC(USARTn Control & Status Register C)
가) BIT 7: 예약

- 129 -