Page 432 - 완) I MDP 프로젝트 작품 보고서(전체과 1학년)1.6
P. 432
인천전자마이스터고 전자회로설계과
begin
time_cnt <= 0;
out_flag <= 1;
pir_flag <= 1;
d_out <= 1;
end
if (time_cnt == 99999999)
begin
time_cnt <= 0;
out_flag <= 1;
pir_flag <= 0;
d_out <= 0;
end
end
end
end
always @(posedge clk, negedge reset)
begin
if (!reset)
begin
m_out <= 0;
end_flag <= 1;
end
else
begin
if (state == OUTPUT) end_flag <= 0;
if (!end_flag)
//state == OUTPUT, 도어락 제어 중
begin
if (door == 2'b10)
begin
m_out <= 2'b10;
if (sen_in == 3'b010 || sen_in == 3'b001)
begin
m_out <= 0;
end_flag <= 1;
end
end
if (door == 2'b01)
begin
- 425 -
