Page 484 - 완) I MDP 프로젝트 작품 보고서(전체과 1학년)1.6

인천전자마이스터고 전자회로설계과

점에서 유연성 및 신속한 프로토타입 성능을 제공합니다. 맞춤형 ASIC 디자인의 긴 제
조 과정을 거치지 않고도 아이디어나 개념을 테스트하고 하드웨어에서 검증할 수 있습

니다. 그 다음, 계속해서 변경사항을 실행하고 FPGA 디자인을 반복하는 일이 몇 주일
이 아닌 단 몇 시간 만에 가능합니다. 또한 상용 (COTS) 하드웨어는 사용자 프로그래

밍 가능한 FPGA 칩에 이미 연결된 다른 유형의 I/O와도 사용할 수 있습니다. 하이 레
벨 소프트웨어 툴이 더욱 보편적으로 사용 가능해짐에 따라 추상화 계층 덕분에 학습
시간이 줄어들었습니다. 본 툴에는 고급 컨트롤 및 신호 처리를 위한 유용한 IP 코어

(미리 구축된 함수)가 포함됩니다.

◾ 비용 – 맞춤 ASIC 디자인의 초기 개발(NRE) 비용은 FPGA 기반 하드웨어 솔루션의
비용을 월등히 능가합니다. ASIC에 대한 막대한 초기 투자는 연간 수천 개의 칩을 배
송하는 OEM 업체로서는 어쩔 수 없는 일이지만 여러 엔드 유저들은 개발시 수십, 수

천 개 시스템을 위한 맞춤 하드웨어 기능이 필요합니다. 프로그래밍 가능한 실리콘칩
은 제조 비용이 들지 않거나 조립을 위한 리드 타임이 길다는 것을 의미합니다. 시간

이 지날수록 시스템 요구사항 변경에 따라 FPGA 디자인을 점진적으로 변경하는 비용
은 ASIC를 새로 구축하는 데 드는 대규모 예산에 비교하면 아무 것도 아닙니다.
◾ 안정성 – 소프트웨어 툴이 프로그래밍 환경을 제공하는 반면 FPGA 회로는 프로그

램이 매우 “견고하게” 실행된 형태입니다. 프로세서 기반의 시스템은 여러 프로세스간
태스크 스케쥴링 및 리소스 공유를 위해 여러 계층의 추상화를 포함합니다. 드라이버

계층은 하드웨어 리소스를 컨트롤하며 운영 시스템은 메모리 및 프로세서 대역폭을 관
리합니다. 어떠한 프로세서 코어든지 하나의 지침이 한번에 실행되며, 프로세서 기반
시스템은 시간 결정적 태스크의 위험 상태에서 서로를 선점합니다. 운영 시스템을 사

용하지 않는 FPGA는 병렬 실행 및 모든 태스크에 전용인 결정성 있는 하드웨어로 안
정성 문제를 최소로 줄여줍니다.

◾ 장기 유지 관리 – 앞서 설명했듯이 FPGA 칩은 현장에서 업그레이드가 가능하며
ASIC 재설계와 관련된 시간 및 비용이 필요하지 않습니다. 예를 들어, 디지털 통신 프

로토콜은 시간에 따라 변경할 수 있는 스펙을 갖고 있으며, ASIC 기반의 인터페이스는
유지 보수 및 향후 호환성 문제가 있을 수 있습니다. 반면 재구성 가능한 FPGA 칩은

향후에 필요하다면 변경 가능합니다. 제품 또는 시스템이 노후화되면 하드웨어를 재설
계하거나 보드 레이아웃을 변경할 필요 없이 기능적으로 개선시킬 수 있습니다.

- 477 -