Page 1060 - 3-3

(2) 클록의 n 분주비를 16 에서 8 로 절반만큼 낮추어 전송속도를 2 배 높이는 기능
차 비트) 0: MPCMn (USARTn Multi-Processor Communication Mode)
(1) USARTn 을 멀티프로세서 통신모드 설정
(2) “1” 로 설정하면 어드레스 정보를 포함하지 않는 모든 수신 데이터는 무시된다.

6) UCSRnB (USART Control and Status Register n B)
가) USART 제어 및 상태 레지스터 B
나) USART 모듈의 송 수신 동작 제어 송 수신 상태 저장/․ ․
다) USART0, USART1 포트의 송 수신 동작제어 전송 데이터의,․ 9 번째 비트 값 저장

라 비트) 7: RxCIEn (USARTn Rx Complete Interrupt Enable)
(1) 수신완료 인터럽트를 개별적으로 활성화
(2) 이 비트를 “1” 로 설정하고 SREG 레지스터의 I 비트, UCSRnA 레지스터의 RxCn 비트가 “1”
로 설정되어 있으면 수신완료 인터럽트가 발생
마 비트) 6: TxCIEn (USARTn Tx Complete Interrupt Enable)
(1) 송신완료 인터럽트를 개별적으로 사용 가능한 상태로 설정
(2) 이 비트를 “1” 로 설정하고 SREG 레지스터의 I 비트, UCSRnA 레지스터의 RxCn 비트가 “1”
로 설정되어 있으면 송신완료 인터럽트가 발생
바 비트) 5: UDRIEn (USARTn Data Register Empty Interrupt Enable)
(1) 송신 데이터 레지스터 준비완료 인터럽트(Data Register Empty) 를 개별적으로 활성화
(2) 이 비트를 “1” 로 설정하고 SREG 레지스터의 I 비트, UCSRnA 레지스터의 UDREn 비트가
“1” 로 설정되어 있으면, USARTn Data Register Empty 인터럽트가 발생
사 비트) 4: RxENn (USARTn Receiver Enable)
(1) USARTn 모듈의 수신부가 동작하도록 활성화
(2) RxDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 수신단자로 동작하도록 설정
아 비트) 3: TxENn (USARTn Transmitter Enable)
(1) USARTn 모듈의 송신부가 동작하도록 활성화
(2) TxDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 송신단자로 동작하도록 설정
자 비트) 2: UCSZn2 (USARTn Character Size)
: UCSRnC 레지스터의 UCSZn0, 1 과 함께 전송문자의 데이터 비트수를 설정
차 비트) 1: RxB8n (USARTn Receiver Data 8Bit)
: 수신문자가 9[bit] 로 설정된 경우에 수신된 문자의 9 번째 비트를 저장
카 비트) 0: TxB8n (USARTn Transmitter Data 8Bit)
: 송신문자가 9[bit] 로 설정된 경우에 송신된 문자의 9 번째 비트를 저장

7) USCRnC (USART Control and Status Register n C)
가) USART 제어 및 상태 레지스터 C
나) USARTn 모듈의 송 수신 동작을 제어하거나 송 수신 상태를 저장․ ․

- 1060 -