Page 400 - 3-3

그림 Ⅱ - 85 ATmega128 의 코어부분 블록도 (datasheet)

‣ ATmega128 이 하버드구조와 2 단계 파이프라인 처리방식으로 프로그램 명령을 인출하여 실행
하는 동작을 아래의 그림으로 표현하였다. AVR 의 이러한 진보된 설계 기술은 결국 CPU 가 시
스템 클럭의 1 주기에 평균적으로 1 개의 명령을 실행하도록 함으로써 클럭 주파수 1MHz 당
1MIPS 의 처리속도에 해당하는 매우 높은 성능을 발휘하는 것이 가능하도록 하였다. 1 클럭 사
이클 동안에 1 개의 명령에서 2 개의 레지스터 오퍼랜드가 사용되는 연산을 수행하고 그 결과
를 다시 destination register 에 저장하는 처리한다.

그림 Ⅱ - 86 ATmega128 이 하버드구조와 2 단계 파이프라인 처리방식 (datasheet)

- 400 -